各位老师:
现面向各学院，发布横向项目招标信息。项目信息如下：
| 编号 | 项目名称 | 技术要求 | 课题经费（万RMB） | 提交材料 |
| 1 | SIMO架构三路输出BUCK调制模块 | 无需基准、偏置、OSC等模块，只完成核心调制器部分的电路设计，采用纯低压工艺 | 10 | 调制器的器件级电路图 |
| 2 | 纯数字真随机数发生器 | 采用纯数字电路设计一个32位真随机数，要求可通过NIST SP 800-22验证 | 10 | Verilog、设计仿真报告、验证报告 |
| 3 | 2MSPS 12bit SAR ADC | 5V工艺，无失真分辨率12bit，DNL≤±2LSB,INL≤±1.5LSB | 15 | 器件级电路图,设计仿真报告 |
| 4 | LIN总线接口模块分析与设计 | LIN总线收发模块，端口耐压-27~40V，可实现符合LIN总线标准的收发码功能。 | 10 | 器件级电路图，设计仿真报告 |
| 5 | 250MHz带宽高速运放 | 5V工艺，工作电流<3.5mA，开环增益>100dB，增益带宽积典型值达到250MHz | 10 | 器件级电路图，设计仿真报告 |
| 6 | CAN2.0总线 | 支持CAN 2.0标准帧和扩展帧的接收和发送 | 15 | Verilog、设计仿真报告 |
| 7 | USB2.0/1.1 通用串行总线 | USB2.0/1.1全速总线控制电路，支持控制、中断、批量和同步4种端点传输模式 | 10 | Verilog、设计仿真报告 |
| 8 | USB2.0/1.1 PHY | USB2.0/1.1全速PHY电路，要求内置时钟同步恢复模块 | 10 | 器件级电路图，设计仿真报告 |
| 9 | 24bit Delta-Sigma ADC | 5V工艺，采样率1KHz，SNR>110dB，有限位数>20bit | 20 | 器件级电路图，设计仿真报告 |
| 10 | 工业级高压运算放大器 | 工作电压36V，开环增益110dB，轨到轨 | 10 | 器件级电路图，设计仿真报告 |
| 11 | 0.18um工艺40V SCR结构ESD研究 | 基于0.18um主流工艺，开发SCR结构的ESD器件，面积<60um*60um，HBM过4KV | 5 | 设计方法，版图gds文件 |
请有意向承接以上项目的老师，向科研处邓科老师报名（邮箱：09045@gench.edu.cn）,报名信息中，请包含承接项目老师姓名，职称，学历，学院，承接项目编号，预计完成时间。招标截止时间为6月6日，欢迎各位老师积极报名。
与企业的进一步沟通将在6月6日完成信息汇总后，做进一步安排。
科研处
2022年5月23日
